장바구니 담기 close

장바구니에 상품을 담았습니다.

VERILOG HDL 논리회로 설계

VERILOG HDL 논리회로 설계

  • 이승호
  • |
  • 한티미디어
  • |
  • 2011-01-17 출간
  • |
  • 772페이지
  • |
  • 188 X 250 X 26 mm /1351g
  • |
  • ISBN 9788964210536
판매가

30,000원

즉시할인가

30,000

배송비

2,500원

(제주/도서산간 배송 추가비용:3,000원)

수량
+ -
총주문금액
30,000

※ 스프링제본 상품은 반품/교환/환불이 불가능하므로 신중하게 선택하여 주시기 바랍니다.

출판사서평

ALTERA Quartus II와 ModelSim을 사용한
Verilog HDL 논리회로 설계를 실습할 수 있도록
초보자를 위한 예제 중심으로 설명한 책


본서에서는 전문대학과 학부과정에서 디지털 논리회로를 ALTERA Quartus II와 ModelSim을 사용한 Verilog HDL 논리회로 설계를 실습할 수 있도록 풍부한 예제 중심으로 설명하였다.
제1장에서는 ALTERA Quartus II와 ModelSim을 설치하는 법과 ALTERA FPGA 디바이스 구조에 대하여 설명하였다.
제2장에서는 사용자가 ALTERA 디바이스에 프로그래밍 한 후에 이를 동작시키기 위하여 PCB 기판을 제작하는 매우 번거롭고 어려운 문제를 쉽게 해결할 수 있도록 (주)한백전자가 개발한 HBE-COMBO II 트레이닝 키트에 대하여 설명하였다.
제3장에서는 ALTERA Quartus II의 Verilog HDL 문법에 대하여 자세히 설명하였고 다양한 실습예제도 수록하였다.
제4장에서는 4비트 adder 예제를 ALTERA Quartus II의 Verilog HDL을 사용하여 설계한 후에 HBE-COMBO II 트레이닝 키트에 구현하는 과정에 대하여 알기 쉽게 설명하였으며, ModelSim을 사용한 시뮬레이션 사용법도 알기 쉽게 설명하였다.
제4장에서 제17장까지는 4비트 adder, 4비트 subtractor, 4비트 multiplier, 4비트 divider 등을 ALTERA Quartus II와 ModelSim을 사용한 Verilog HDL 설계 결과를 led, 7-segment, vfd 등으로 출력하는 과정에 대하여 알기 쉽게 설명하였다.

목차

CHAPTER 01
ALTERA Quartus II Web Edition 10.0의 개요

CHAPTER 02
HBE-COMBO II 트레이닝 키트의 사용법

CHAPTER 03
ALTERA Quartus II Web Edition 10.0의 Verilog HDL 문법과 실습

CHAPTER 04
Verilog HDL을 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO Ⅱ 트레이닝 키트의 led로 출력하기

CHAPTER 05
Verilog HDL을 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO Ⅱ 트레이닝 키트의 7-segment로 출력하기

CHAPTER 06
Verilog HDL을 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기

CHAPTER 07
Verilog HDL을 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 led로 출력하기

CHAPTER 08
Verilog HDL을 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기

CHAPTER 09
Verilog HDL을 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기

CHAPTER 10
Verilog HDL을 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 led로 출력하기

CHAPTER 11
Verilog HDL을 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기

CHAPTER 12
Verilog HDL을 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기

CHAPTER 13
Verilog HDL을 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO Ⅱ 트레이닝 키트의 led로 출력하기

CHAPTER 14
Verilog HDL을 사용하여 설계한 4비트 2진 곱셈기를 HBE COMBOR II 트레이닝 키트의 7-segment로 출력하기

CHAPTER 15
Verilog HDL을 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기

CHAPTER 16
Verilog HDL을 사용하여 설계한 4비트 2진 나눗셈기를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기

CHAPTER 17
Verilog HDL을 사용하여 설계한 4비트 2진 나눗셈기를 HBE-COMBO Ⅱ 트레이닝 키트의 vfd로 출력하기
INDEX

저자소개

저자 이승호는 한양대학교 공과대학 전자공학과 공학사, 한양대학교 대학원 전자공학과 공학석사, 한양대학교 대학원 전자공학과 공학박사. IDEC Working Group 참여교수, 現 국립 한밭대학교 전기·전자·제어공학부 교수. 주 관심분야: 집적회로설계(VLSI&CAD), 디지털시스템설계, 임베디드시스템설계, 컴퓨터응용 등. 저서: PC에서의 Internet, 파워 유저를 위한 Internet, 파워 유저를 위한 홈페이지 작성법, ALTERA MAX+PLUS Ⅱ를 사용한 디지털시스템설계, ALTERA MAX1PLUS Ⅱ를 사용한 디지털 논리 회로 설계의 기초와 활용, ALTERA MAX1PLUS Ⅱ를 사용한 디지털 논리 회로설계(기초와 활용), ALTERA MAX+PLUS Ⅱ를 사용한 디지털 논리 회로 설계(Graphic Editor), ALTERA MAX+PLUS Ⅱ를 사용한 디지털 논리 회로 설계(VHDL)(이상 복두출판사), C 언어 프로그래밍, C11 언어 프로그래밍(이상 한밭대학교 출판부), 모바일 통신을 적용한 임베디드 리눅스 실습(한티미디어) 등

도서소개

『VERILOG HDL 논리회로 설계』는 ALTERA Quartus II와 ModelSim을 사용한 Verilog HDL 논리회로 설계를 실습할 수 있도록 초보자를 위한 예제 중심으로 설명한 책이다. 본서에서는 전문대학과 학부과정에서 디지털 논리회로를 ALTERA Quartus II와 ModelSim을 사용한 Verilog HDL 논리회로 설계를 실습할 수 있도록 풍부한 예제 중심으로 설명하였다.

교환 및 환불안내

도서교환 및 환불
  • ㆍ배송기간은 평일 기준 1~3일 정도 소요됩니다.(스프링 분철은 1일 정도 시간이 더 소요됩니다.)
  • ㆍ상품불량 및 오배송등의 이유로 반품하실 경우, 반품배송비는 무료입니다.
  • ㆍ고객님의 변심에 의한 반품,환불,교환시 택배비는 본인 부담입니다.
  • ㆍ상담원과의 상담없이 교환 및 반품으로 반송된 물품은 책임지지 않습니다.
  • ㆍ이미 발송된 상품의 취소 및 반품, 교환요청시 배송비가 발생할 수 있습니다.
  • ㆍ반품신청시 반송된 상품의 수령후 환불처리됩니다.(카드사 사정에 따라 카드취소는 시일이 3~5일이 소요될 수 있습니다.)
  • ㆍ주문하신 상품의 반품,교환은 상품수령일로 부터 7일이내에 신청하실 수 있습니다.
  • ㆍ상품이 훼손된 경우 반품 및 교환,환불이 불가능합니다.
  • ㆍ반품/교환시 고객님 귀책사유로 인해 수거가 지연될 경우에는 반품이 제한될 수 있습니다.
  • ㆍ스프링제본 상품은 교환 및 환불이 불가능 합니다.
  • ㆍ군부대(사서함) 및 해외배송은 불가능합니다.
  • ㆍ오후 3시 이후 상담원과 통화되지 않은 취소건에 대해서는 고객 반품비용이 발생할 수 있습니다.
반품안내
  • 마이페이지 > 나의상담 > 1 : 1 문의하기 게시판 또는 고객센터 1800-7327
교환/반품주소
  • 경기도 파주시 문발로 211 1층 / (주)북채널 / 전화 : 1800-7327
  • 택배안내 : CJ대한통운(1588-1255)
  • 고객님 변심으로 인한 교환 또는 반품시 왕복 배송비 5,000원을 부담하셔야 하며, 제품 불량 또는 오 배송시에는 전액을 당사에서부담 합니다.